Arquitetura IPC-8

1. O modelo da máquina

A IPC-8 é uma máquina de acumulador: quase toda operação aritmética ou lógica usa o registrador A como um dos operandos e como destino do resultado. Essa escolha reduz o número de bits necessários para codificar uma instrução e torna o fluxo de dados fácil de acompanhar visualmente — que é o objetivo do projeto.

Ela segue o modelo de Von Neumann: instruções e dados residem no mesmo espaço de endereçamento e trafegam pelo mesmo barramento. Isso significa que um programa pode, em princípio, sobrescrever a si mesmo — e também que a CPU precisa de fases distintas para buscar instrução e buscar dado.

Blocos funcionais

2. Bits, bytes e hexadecimal

Um bit é a menor unidade de informação: dois estados possíveis, representados eletricamente por dois níveis de tensão. Oito bits formam um byte, capaz de assumir 256 valores distintos (0 a 255, ou $00 a $FF).

O hexadecimal existe por conveniência humana: cada dígito hexadecimal corresponde exatamente a quatro bits, então um byte é sempre escrito com dois dígitos e um endereço de 16 bits com quatro. Neste manual e na bancada, o prefixo $ indica hexadecimal, % indica binário e # indica um valor imediato.

Complemento de dois

A IPC-8 não distingue números com e sem sinal no armazenamento: o mesmo byte $FF vale 255 se você o interpretar como sem sinal e −1 se interpretar em complemento de dois. Quem decide a interpretação é o programa, olhando para as flags N (bit 7 do resultado) e V (estouro com sinal).

3. Registradores

Registradores são as memórias mais rápidas e mais escassas da máquina: ficam dentro do próprio die, ao lado da ALU, e são acessados sem nenhum ciclo de barramento.

4. Formato das instruções e modos de endereçamento

Toda instrução começa por um byte de opcode. O que vem depois — nada, um byte ou dois bytes — depende do modo de endereçamento codificado naquele opcode.

5. Referência completa do conjunto de instruções

A tabela abaixo é gerada diretamente do motor de execução: se uma instrução aparece aqui, ela existe e funciona na bancada. A coluna RTL descreve a operação em Register Transfer Language, a mesma notação exibida no modo engenharia.

Legenda dos modos: imp implícito · reg registrador · imm imediato · port porta de E/S · abs absoluto.

6. A linguagem do montador

O montador integrado faz duas passagens: na primeira, calcula o endereço de cada linha e registra os rótulos; na segunda, resolve as referências e emite os bytes. É por isso que você pode saltar para um rótulo definido mais adiante no arquivo.

Sintaxe

Diretivas

7. O ciclo de instrução

Um processador não “roda um programa”: ele repete indefinidamente um ciclo curto. Todo o resto — sistemas operacionais, navegadores, jogos — é consequência de repetir esse ciclo bilhões de vezes por segundo.

1. Busca (fetch) — o conteúdo do PC vai para o MAR, o sinal ALE trava o endereço, RD é ativado, a memória devolve um byte pelo MDR e o PC é incrementado.
2. Decodificação (decode) — o byte passa do MDR para o IR. A UC identifica a operação, o modo de endereçamento e quantos bytes adicionais precisa buscar.
3. Busca de operando — se o modo exigir, um ou dois bytes extras são buscados da memória, sempre incrementando o PC.
4. Execução — a ALU calcula, a interface de memória lê ou escreve, ou o PC recebe um novo valor no caso de um desvio.
5. Escrita (writeback) — o resultado é gravado no destino e as flags são atualizadas.
6. Verificação de interrupção — se IE estiver ativo e houver IRQ pendente, o contexto é empilhado antes da próxima busca.

8. Tabela de microoperações

Cada instrução se desdobra em microoperações elementares, executadas em ciclos consecutivos. Abaixo, três exemplos representativos.

LDA $0040 — carga absoluta

ADD B — soma entre registradores

Atendimento de IRQ

9. A ALU e as flags

A ALU é combinacional: dadas as entradas e a operação, a saída aparece após o atraso de propagação, sem memória interna. O que persiste são as flags, gravadas no registrador de estado ao final da operação.

10. Mapa de memória

Os 64 KB endereçáveis não são todos RAM: partes do espaço são reservadas por convenção do firmware, e a faixa superior é ROM — escritas ali são simplesmente ignoradas pelo hardware.

11. Barramentos e temporização

Barramento é um conjunto de condutores compartilhados. Compartilhar é econômico — menos trilhas na placa — mas exige disciplina: apenas um dispositivo pode dirigir o barramento por vez, e os demais ficam em alta impedância (mostrada na bancada como um padrão hachurado).

Sinais de controle

Custo em ciclos

12. Cache L1

A cache existe porque programas reais têm localidade: eles tendem a acessar de novo o que acabaram de acessar (localidade temporal) e a acessar endereços vizinhos (localidade espacial). A cache aposta nisso.

A da IPC-8 é de mapeamento direto: cada endereço de memória só pode ocupar uma linha específica. Isso torna a busca trivial — basta comparar a tag — ao custo de conflitos quando dois endereços muito usados disputam a mesma linha.

Como o endereço é dividido

Com blocos de 4 bytes, os 2 bits menos significativos escolhem o byte dentro do bloco (deslocamento). Os 3 bits seguintes escolhem uma das 8 linhas (índice). O que sobra é a tag, guardada junto com a linha para provar de qual endereço aquele bloco veio.

13. Pilha e sub-rotinas

A pilha ocupa a página $0100–$01FF e cresce para baixo: SP começa em $01FF e é decrementado a cada byte empilhado. Essa convenção — herdada de máquinas reais como o 6502 — deixa a pilha e os dados do programa crescendo em direções opostas, aproveitando melhor a memória livre entre eles.

O que CALL e RET fazem

14. Interrupções

Sem interrupções, a CPU só descobre que algo aconteceu se ficar perguntando — é o polling do LAB 01, que queima ciclos sem produzir nada. A interrupção inverte a iniciativa: o dispositivo avisa a CPU.

1. O dispositivo ativa a linha IRQ.
2. A CPU termina a instrução em andamento — nunca interrompe pela metade.
3. Se IE = 1, responde com INTA e empilha PC e FLAGS.
4. Zera IE, para não ser interrompida dentro do tratamento.
5. Carrega o PC com o endereço lido do vetor $FFFE–$FFFF.
6. Executa a ISR e encerra com IRET, que restaura FLAGS, PC e IE.

15. Entrada e saída

A IPC-8 usa E/S mapeada em portas: um espaço de endereçamento separado de 256 posições, acessado exclusivamente por IN e OUT, com o sinal IO/M distinguindo os dois mundos. A alternativa — E/S mapeada em memória, usada por ARM e RISC-V — dispensa instruções especiais, mas consome parte do espaço de endereçamento.

Protocolo do teclado

O controlador mantém um bit de status e um registrador de dado. O programa lê a porta $00, isola o bit 0 e só consome a porta $01 quando há tecla disponível — a leitura do dado limpa o bit de status. Esse é o padrão clássico de handshake por status.

Protocolo do NVMe

Escrever $01 na porta $20 solicita a leitura do setor 0. Cada leitura da porta $21 devolve o byte seguinte do buffer; a porta $22 informa se ainda há dados. É assim que o firmware do LAB 03 traz o bootloader para a memória.

16. Inicialização e códigos POST

Quando a máquina é ligada, a memória RAM contém lixo e a CPU não sabe o que fazer. O único ponto fixo é o vetor de reset: a CPU lê os dois bytes em $FFFC e desvia para lá. Como essa região é ROM, sempre há código válido esperando.

1. Vetor de reset — PC ← M[$FFFC:$FFFD], apontando para o firmware.
2. POST — o firmware publica códigos de progresso na porta $80, que aparecem no display de diagnóstico da placa.
3. Teste de memória — grava e relê um padrão conhecido para confirmar que a RAM responde.
4. Enumeração de dispositivos — identifica o que está conectado.
5. Leitura do setor 0 — copia o setor de boot do NVMe para $7C00, byte a byte, pelas portas do controlador.
6. Entrega de controle — JMP $7C00. A partir daqui, quem manda é o código que veio do disco.

17. Von Neumann × Harvard

Processadores modernos são, na prática, híbridos: usam um espaço de endereçamento único (Von Neumann) do ponto de vista do programador, mas caches L1 separadas para instruções e dados (Harvard) do ponto de vista do hardware. A IPC-8 é deliberadamente Von Neumann pura, com cache unificada, porque isso torna o gargalo — e a razão de existir da cache — visíveis.

18. Limitações conscientes do modelo

Um simulador didático honesto precisa declarar o que não modela. Nada nesta lista é um defeito: são simplificações escolhidas para manter o conjunto compreensível.

19. Glossário

Acumulador

Registrador que serve simultaneamente de operando e destino na maioria das operações aritméticas.

ALU

Arithmetic Logic Unit: circuito combinacional que executa as operações aritméticas e lógicas.

Alta impedância

Estado em que um dispositivo desconecta eletricamente suas saídas do barramento, permitindo que outro o utilize.

Barramento

Conjunto de condutores compartilhados por vários dispositivos para troca de sinais.

CPI

Cycles Per Instruction: média de ciclos de clock consumidos por instrução. Quanto menor, mais eficiente a execução.

Endianness

Ordem em que os bytes de um valor multibyte são armazenados. A IPC-8 é little-endian: byte menos significativo primeiro.

Firmware

Programa gravado em memória não volátil, executado antes de qualquer sistema operacional.

Flag

Bit de estado que descreve uma característica do último resultado da ALU.

ISR

Interrupt Service Routine: rotina executada em resposta a uma interrupção.

Localidade

Tendência de um programa a acessar repetidamente os mesmos endereços (temporal) ou endereços próximos (espacial).

Opcode

Byte que identifica qual operação a CPU deve executar.

Polling

Estratégia em que o programa consulta repetidamente o status de um dispositivo em vez de ser avisado por ele.

POST

Power-On Self-Test: sequência de verificações executada pelo firmware ao ligar a máquina.

RTL

Register Transfer Language: notação que descreve operações como transferências entre registradores.

Tag

Parte alta do endereço guardada junto a uma linha de cache para identificar de onde veio o bloco.

Vetor de interrupção

Posição fixa de memória que contém o endereço da rotina a executar em determinado evento.

Write-through

Política em que toda escrita atualiza a cache e a memória principal simultaneamente.

20. Referências e leituras

Os conceitos representados aqui seguem a literatura clássica de organização e arquitetura de computadores. Para aprofundamento:

• Patterson & Hennessy — Organização e Projeto de Computadores: a Interface Hardware/Software. Referência para ciclo de instrução, hierarquia de memória e avaliação de desempenho.
• Andrew S. Tanenbaum — Organização Estruturada de Computadores. Excelente para a noção de níveis de abstração e microarquitetura.
• William Stallings — Arquitetura e Organização de Computadores. Cobertura detalhada de barramentos, E/S e interrupções.
• Charles Petzold — Code: The Hidden Language of Computer Hardware and Software. Constrói um computador do relé ao processador, em linguagem acessível.
• Nisan & Schocken — The Elements of Computing Systems (projeto Nand2Tetris). Percurso completo de portas lógicas a sistema operacional.

A IPC-8 não reproduz nenhum processador comercial específico. Algumas convenções — pilha descendente na página 1, endereço de boot $7C00, vetores no topo da memória — foram tomadas emprestadas de máquinas históricas por seu valor pedagógico e de reconhecimento.